独家付费课程独家中英文字幕配套资料齐全!

不到1/10的价格,即可享受同样的高品质课程,且可以完全拥有,随时随地都可以任意观看和分享。

用于验证的 UVM 第 3 部分:寄存器抽象层 (RAL)

UVM for Verification Part 3Register Abstraction Layer (RAL)

从头开始的分步指南

你将学到什么

  • 使用 UVM RAL 验证 DUT 寄存器和存储器
  • 了解不同的寄存器和内存方法
  • 实施前门和后门访问方法
  • 实现隐式和显式预测器
  • 寄存器和存储器的覆盖率计算

要求

  • 对 Verilog、SystemVerilog 和 UVM 有基本了解

描述

完成 RTL 设计后,编写 Verilog 测试平台总是很有趣。您可以向客户保证设计在测试场景中不会出现错误。随着系统复杂性日益增加,System Verilog因其强大的功能和可重用性而成为验证的选择,可以帮助验证工程师快速定位隐藏的错误。System Verilog 落后于结构化方法,而 UVM 则努力形成总体框架。配置数据库的添加改变了我们过去使用验证语言的方式。几年之内,验证工程师认识到了 UVM 的功能,并将其作为 RTL 设计验证的事实上的标准。UVM将在验证领域长期运行;因此,了解 UVM 将有助于有志于 VLSI 的人在该领域谋求职业生涯。

UVM寄存器层提供了一组库,用于采用UVM来验证由寄存器和存储器组成的DUT。UVM RAL 提供了一组抽象方法来访问寄存器以及具有易于使用且可配置的前门或后门访问机制的存储器。我们还将介绍使用 UVM RAL 获得的覆盖率计算。

本课程适合谁:

  • 参与/对 RTL 验证感兴趣的工程师

本站是综合资源网站,除了课程之外,还有常用软件,模板素材等内容。 开通会员账号之后,网站中的所有内容均可免费下载。

本站从2019年开始运行,截至目前已经有3年多时间,诚信经营,会员过万。 本站在国内外均有服务器,所有数据均有3级容灾备份,安全问题不用担心。

由于商品的特殊性,本站不支持退款,所以在开通会员之前,请确认你的需求。 如果不放心,可以先单独购买课程,或者开通体验会员体验,满意再升级其他会员套餐。

本站所有课程,均存储在阿里云盘和百度网盘中,可以在线观看,也可以下载后本地观看。

每一个课程页面,都有演示地址选项,点击链接可以跳转到课程发布网站查看详细课程列表。绝大部分课程都有试看内容,可以先点击试看,再决定是否购买。