独家付费课程独家中英文字幕配套资料齐全!

不到1/10的价格,即可享受同样的高品质课程,且可以完全拥有,随时随地都可以任意观看和分享。

从头开始使用 Verilog HDL 构建处理器

Building a Processor with Verilog HDL from Scratch

使用赛灵思 Vivado 2020.2

你将学到什么

  • 实现基于Verilog的CPU的策略
  • 建立自定义指令集以满足资源利用率
  • 在处理器内添加程序和数据存储器的策略
  • 在处理器内添加跳转和分支指令的策略

要求

  • 数字电子基础知识

描述

大多数 21 世纪的应用都需要强大的硬件,同时还需要允许开发复杂算法的集中控制器。随着我们进入人工智能或基于云的设备,并且系统复杂性每天都在增长,随着我们在人工智能时代的进步,合并多个处理器实例的需求变得强制性。Zynq 和 Microblaze 是市场上存在的两种流行的替代方案,几乎可以满足任何应用需求。使用处理器的多个实例的要求即。为了独立处理数据处理和控制要求,需要使用多个 Microblaze 软处理器实例或使用 Zynq 处理器等硬处理器以及单个或多个 Microblazer 实例。合并 Microblaze 等软处理器的多个实例的根本挑战是在 FPGA 上实现 Microblaze 所消耗的资源数量。由于 FPGA 由有限数量的 FPGA 资源组成,因此硬件和软件分区在构建复杂系统中发挥着重要作用。嵌入式工程师采用的另一种流行的替代方法是构建具有唯一所需功能的定制 CPU/处理器,从而与添加 Microblaze 实例相比节省大量资源。本课程将讨论使用 Verilog HDL 构建简单处理器/CPU 所需的所有基础知识以及测试其功能的策略。完成本课程后,您将了解构建复杂 CPU 架构以满足要求所需的所有必要技能。祝愿您能够打造自己的处理器。

本课程适合谁:

  • 任何有兴趣在 FPGA 上构建定制 CPU 以实现负载共享的人

本站是综合资源网站,除了课程之外,还有常用软件,模板素材等内容。 开通会员账号之后,网站中的所有内容均可免费下载。

本站从2019年开始运行,截至目前已经有3年多时间,诚信经营,会员过万。 本站在国内外均有服务器,所有数据均有3级容灾备份,安全问题不用担心。

由于商品的特殊性,本站不支持退款,所以在开通会员之前,请确认你的需求。 如果不放心,可以先单独购买课程,或者开通体验会员体验,满意再升级其他会员套餐。

本站所有课程,均存储在阿里云盘和百度网盘中,可以在线观看,也可以下载后本地观看。

每一个课程页面,都有演示地址选项,点击链接可以跳转到课程发布网站查看详细课程列表。绝大部分课程都有试看内容,可以先点击试看,再决定是否购买。